数字逻辑电路
Digital Logic Circuits
📖这门课到底讲什么
数字逻辑电路讲授计算机硬件的最底层：数制与编码、布尔代数与逻辑门、组合逻辑电路的分析与设计、时序逻辑电路（触发器与状态机）、以及可编程逻辑器件与硬件描述语言入门。它是计算机组成原理的直接前置，回答 CPU 内部那些门电路怎么搭出来、加法器如何进位、寄存器如何保存状态。学完你应能用卡诺图化简逻辑函数、设计译码器与数据选择器、用触发器搭建计数器与移位寄存器、画出有限状态机的状态转移图，并能用 Verilog 描述一个简单的组合电路与时序电路并仿真验证波形。
🎯为什么必须学好
它是硬件方向的分水岭课，考研 408 组成原理中的运算器与存储器部分需要它作支撑；嵌入式、芯片、FPGA 岗位面试会问你建立时间与保持时间是什么、组合逻辑与电路毛刺的区别、状态机怎么写更可靠。软件方向它也很有价值：理解门电路延迟、进位链、流水线寄存器之后，再看为什么分支预测、乱序执行有意义，会顺畅得多。
📌核心知识清单
- 数制与编码：二进制运算、有符号数的原反补码、BCD 码与格雷码及其应用
- 布尔代数与逻辑门：基本定律、逻辑函数的标准形式、卡诺图化简与无关项处理
- 组合逻辑电路：加法器（半加/全加/超前进位）、编码器、译码器、数据选择器、比较器
- 组合电路的竞争与冒险：静态冒险识别与消除方法（加冗余项、加滤波电容）
- 时序逻辑基础：SR/D/JK/T 触发器、特性方程、时钟与边沿触发、建立时间与保持时间
- 同步时序电路分析设计：状态转移表与图、状态化简、计数器与移位寄存器的设计
- 可编程逻辑与硬件描述语言：Verilog 基础语法、组合与时序逻辑描述、testbench 仿真波形
- 存储器与总线初步：ROM/RAM 结构、地址译码、总线与三态门
✍️怎么学（可执行步骤）
- 以阎石《数字电子技术基础》为主线，每章课后题至少做一半，尤其是卡诺图化简与状态机设计题必须手算到底
- 用 Logisim 或 Digital 这类电路仿真软件把课上每类电路都搭一遍（全加器、译码器、计数器、交通灯状态机），看到波形才算真学会
- 学完 Verilog 基础后用 Verilator 或 Icarus Verilog 写一个四位数码管计数器并仿真，感受从门电路到硬件描述的抽象跃升
- 整理一张组合逻辑与时序逻辑的对照表：输出是否只依赖当前输入、是否需要时钟、分析步骤有何不同，这是考试与作业的分水岭
📚推荐教材与书籍
国内标准教材，重点第三章门电路、第四章组合逻辑、第五章触发器与第六章时序逻辑
把数字逻辑与计算机组成打通讲解，适合想连贯理解硬件体系的同学
英文教材标杆，从门电路一路讲到 RISC-V 处理器实现，配 Verilog/SystemVerilog 代码
工程视角更重，讲竞争冒险与设计规则细致，做 FPGA 项目时查阅
🎬视频课程 / 公开课
清华或华中科大版本，逻辑代数与状态机讲解系统
从最基础的门电路一路搭建出能跑游戏的计算机，是检验本课掌握程度的最好项目
🌐网站与文档
开源电路仿真工具，画图加仿真，课设常用
项目式学习路径，提供全部工具与作业，非常适合作为课外硬核实践
🐙GitHub 开源资料
电路仿真器源码与样例，可以直接拿来搭课设电路
课程体系中给出数字逻辑与计算机体系的学习顺序，便于规划硬件进阶路线
🧪动手实践任务
实践 1
用 Logisim 搭建一个四位二进制加法器并连接七段数码管显示结果，提交电路文件与真值表验证记录
实践 2
设计一个交通灯有限状态机：画状态转移图、用触发器或 Verilog 实现，仿真验证四种状态的循环与黄灯过渡
实践 3
用 Verilog 写一个带异步复位与使能的八位计数器，编写 testbench 仿真并输出波形图，说明建立时间与时钟频率的关系
🧾考试与面试
💼 面试会怎么考
硬件与嵌入式岗高频题：组合逻辑与时序逻辑的区别以及毛刺产生原因；建立时间与保持时间的含义、为什么要满足时序约束；状态机中一段式与两段式写法的差别；如何用数据选择器实现任意逻辑函数；D 触发器与锁存器（latch）的区别及为什么推荐前者。软件岗若涉及体系结构追问，可能问流水线中插入寄存器的作用。
📝 期末与考研怎么过
期末题型：逻辑函数化简与卡诺图、组合逻辑设计题、触发器与时序电路分析（画波形）、状态机设计、Verilog 代码填空或改错。实验分通常占三成，务必把每次实验报告的波形与真值表写规范。备考时把每类电路的标准化分析步骤写成模板，限时训练三套往年卷，目标八十到八十五分。
⚠️ 常见坑
- 卡诺图圈组时不检查无关项是否合理利用，导致化简不彻底或引入错误
- 设计时序电路时忽略时钟同步与异步信号处理，出现亚稳态与毛刺却以为逻辑正确
- Verilog 里把阻塞赋值与非阻塞赋值混用，时序逻辑仿真结果与硬件行为不一致
- 只画电路不仿真，考场上无法判断自己的设计是否真的能工作；应养成先写状态表再连线、连完必仿真的习惯